19 | 06 | 2018
Главное меню
Смотри
replace_in_text_segment($text); echo $text; ?> Связной
Статистика
Пользователи : 1
Статьи : 3765
Просмотры материалов : 8650558

Коллеги
Посетители
Рейтинг@Mail.ru
Советую
Online
  • [Bot]
  • [Google]
  • [Mail.Ru]
  • [Yandex]
Сейчас на сайте:
  • 64 гостей
  • 4 роботов
Новые пользователи:
  • Administrator
Всего пользователей: 1
RSS
Подписка на новости
Мікропроцесорні шини PDF Печать E-mail
Автор: Administrator   
03.01.2017 13:38

Мікропроцесорні шини

9.1. шина STE

 

Шина STE - це порівняно нове стандартизоване засіб для мікрокомп'ютерних систем, яке починає широко застосовуватися в промисловості. Воно відноситься до модулів на европлатах, об'єднаних шиною з 64 ліній і відповідають стандарту IEEE-1000. Шина розрахована на три типи плат: для обробки, введення-виведення і формування сигналів. Так як процесори управляють передачами даних по шині, їх часто називають провідними шини . Плати ж введення-виведення називаються веденими шини .

Залежно від призначення є плати вводу-виводу для цифрового введення і виведення, аналогового введення, аналогового введення і виведення. У платах цифрового вводу-виводу застосовуються програмовані мікросхеми паралельного введення-виведення (див. Гл. 7 ), а в платах аналогового вводу-виводу - аналого-цифрові (АЦП) і цифро-аналогові (ЦАП) перетворювачі.

Випускаються також процесори шини STE з послідовним інтерфейсом RS-232C (див. Гл. 8 ) для підключення до терміналу або зовнішньому головному мікрокомп'ютеру. Розроблено плата шини STE для підключення до універсальної приладової шині IEEE-488 (див. Гл. 8 ). Все це робить шину STE гнучкою і універсальною.

Процесори шини STE - це одноплатні комп'ютери з ЦП, ПЗУ, ЗУПВ і інтерфейсними схемами. На европлате розміром 100x160 мм щільність монтажу виявляється дуже високою. Наприклад, один з найбільш популярних процесорів складається з більш ніж 30 мікросхем, причому не менше чотирьох з них - в 40-контактних корпусах типу DIP.

Структурна схема типового процесора шини STE показана на рис. 9.1 (порівняйте її з конфігураціями з гл. 5 ).

 

 

Мал. 9.1. Структурна схема типового процесора шини STE

 

Центральний процесор (ЦП) Z80 працює з частотою синхронізації 4 МГц. Системний генератор синхронізації, стабілізований кварцом (див. Гл. 5 ), функціонує з частотою 16 МГц. Потім за допомогою подільника формуються сигнали синхронізації 8 МГц для контролера динамічного ЗУПВ, 4 МГц для ЦП і послідовного інтерфейсу RS-232C, 2 МГц для контролера диска.

Системна синхронізація з частотою 16 МГц діє також на шині STE з метою використання відомими шини. Так як на шині в будь-який момент часу повинен бути присутнім тільки один сигнал синхронізації 16 МГц, а в системі може бути кілька процесорних плат, на друкованій платі передбачена перемичка, яка забороняє вихід 16 МГц.

Контролер динамічного ЗУПВ формує сигнали мультиплексних даних, а також сигнали вибору рядка і стовпця для восьми мікросхем динамічних ЗУПВ з організацією 64КХ1 (див. Гл. 6 ). Контролер диска виконаний у вигляді однієї БІС, а послідовний інтерфейс реалізований на базі програмованого контролера послідовного інтерфейсу (див. Гл. 7 ). У послідовному інтерфейсі здійснюється зрушення рівня для задоволення всіх специфікацій інтерфейсу RS-232C (див. Гл. 8 ).

Шини адреси і даних буферіруются від шини STE за допомогою двох 8-бітних драйверів (шина адреси) і 8-бітного приймача-передавача (шина даних). Всі ці мікросхеми мають трістабільний виходи (див. Гл. 2 ), тому при необхідності їх можна ізолювати від зовнішньої шини.

Розводка роз'єму шини STE приведена на рис. 9.2, де D0-D7 - лінії даних; А0-А19 - лінії адреси; - Стрибає адреси. Сигнал низького рівня на цій лінії показує наявність на Шині дійсної адреси; - Стрибає даних.

 

 

Мал. 9.2. Розводка контактів роз'єму шини STE

 

Сигнал низького рівня на цій лінії ідентифікує наявність на шині дійсних даних; СМО - см2 - командні модифікатори, що характеризують тип циклу шини; - Запит шини. На цих лініях діють сигнали низького рівня, коли потенційному ведучому шини необхідно отримати доступ до неї; лінії підтвердження шини. Сигнали низького рівня на цих лініях показують, що запит шини задоволений. Потенційний провідний шини може керувати шиною, якщо тільки він отримав підтвердження на запит шини; - На цю лінію квітірованія видає сигнал ведений шини в циклі запису, показуючи сприйняття даних, або в циклі зчитування, показуючи дійсність своїх даних; TRFERR - ведений шини видає цей сигнал замість при виявленні помилки; - Лінія уваги запиту / переривання (сигнал має більший пріоритет); SYSCLK - системна синхронізація 16 МГц; - Системне скидання.

Необхідно відзначити, що лінії командних модифікаторів показують операції зчитування, запису вводу-виводу і пам'яті відповідно до табл. 9.1.

 

 

Типова конфігурація шини STE приведена на рис. 9.3.У ній використовуються одна процесорна і дві ведені плати: плата аналогового введення і плата цифрового введення-виведення. Для зберігання програм і даних передбачений дисковий накопичувач; система сприймає команди по лінії послідовного інтерфейсу RS-232C від терміналу або головного мікрокомп'ютера, що працює в режимі емуляції терміналу .

Всі плати, показані на рис. 9.3, з'єднуються один з одним за допомогою системної ( «материнської») плати , яка представляє собою друковану плату з вмонтованими в неї 64-контактними роз'ємами DIN 41612 з кроком 20,3 мм. На системній платі з'єднані однойменні контакти всіх роз'ємів і розміщені термінатори, які мінімізують неузгодженість ліній і «дзвін» сигналів. Системна плата зазвичай монтується в корпусі з фіксують напрямними для друкованих плат.

 

 

Мал. 9.3. Типова конфігурація шини STE

 

9.2. Пошук несправностей в шинних системах

 

Читача не повинна лякати удавана складність мікрокомп'ютерної системи, показаної на рис. 9.3.Систему можна розділити на кілька взаємопов'язаних підсистем, а кожна підсистема аналогічним чином ділиться на складові її компоненти. Більш того, шинна організація спрощує пошук несправностей: можна ізолювати різні частини системи, просто видаливши підозрілу плату і вставивши на її місце свідомо працездатну.

Додаткові труднощі виникають, коли кілька потенційних ведучих, т. Е. Процесорів, поділяють шину. Якщо який-небудь процесор не в змозі отримати доступ до шини, він може «зависнути», так як інший провідний вже управляє шиною і не звільняє її. В цьому випадку необхідно перевірити лінії і за допомогою логічного пробника або осцилографа. Якщо вони дозволені, перевіряють лінії модифікаторів і переконуються, що цикл шини не є циклом підтвердження, а «ображений» процесор видає стрибає даних. Якщо сигнал видається, від відомою плати повинен надходити сигнал або .В іншому випадку слід переконатися, що ведена плата реагує на адресу, що видається процесором. Відзначимо, що для багатьох відомих плат необхідно наявність на шині сигналу STSCLK і тому виникають додаткові складнощі, пов'язані з тим, що кілька процесорів одночасно генерують ці сигнали.

Важливо також зазначити, що плати вводу-виводу зазвичай мають перемички для вибору адрес і ліній уваги запиту. Перемички слід встановлювати таким чином, щоб між платами не виникало «конфліктів». Перед заміною в системі вийшли з ладу плат слід переконатися в правильній установці перемичок. Недотримання цього простого правила може коштувати багатогодинних зусиль при виявленні несправності.

Нарешті, при діагностиці несправностей в складних системах не забувайте про очевидні речі. У будь-якому випадку перш за все необхідно оцінити стан системи, керуючись положеннями, викладеними нижче тестами.

1. Чи правильно працювала система до виникнення несправності або несправність проявилася відразу ж після включення системи?

2. Чи є журнал реєстрації функціонування системи, не можуть чи привести до несправності погане проектування або дефектний елемент при виготовленні плати?

3. Якщо несправність з'явилася недавно, в якому режимі працювала система до її виникнення?

4. Чи є несправність постійної або переміжної?

5. За яких обставин виникає переміжна несправність? Чи залежить вона від температури?

6. Чи можна передбачити, коли виникне несправність?

7. Якщо це так, чи можна відтворити такі умови, що несправність буде постійною?

8. Які плати в системі працюють правильно?

9. Чи можна локалізувати несправність до конкретної плати?

10. Задокументовано чи де-небудь виникла несправність?

На всі ці питання необхідно відповісти перш , ніж приступати до вимірів і видалення підозрілих плат. Досвідчений дослідник здійснює подібну оцінку майже автоматично, а новачкові ми радимо якомога швидше засвоїти запропонований алгоритм.

 

Інтегральні схеми

Логічні сімейства

Блоки живлення

Пошук несправностей в блоці живлення

Основні логічні елементи

Схема охоронної сигналізації

Відстеження логічних станів

Моностабільний і бістабільні схеми

Таймери

Пошук несправностей в схемах з таймерами

Мікропроцесори

Мікропроцесорні системи

Пошук несправностей в мікропроцесорах

Практичні схеми ЗУПВ

Пошук несправностей в напівпровідникової пам'яті

Мікросхеми для введення-виведення

Інтерфейси

Мікропроцесорні шини

Довідкові дані по мікросхем

Стабілізований блок живлення

Логічний пробник

Логічний пульсатор

Генератор імпульсів

Тестер цифрових мікросхем

Індикатор струму

Цифровий лічильник-частотомер

Осциллограф

Таблиця позначень основних логічних елементів

Обновлено 03.01.2017 13:58
 
Для тебя
Читай
Товарищи
Друзья