23 | 10 | 2018
Главное меню
Смотри
Статистика
Пользователи : 1
Статьи : 3770
Просмотры материалов : 8965807

Коллеги
Посетители
Рейтинг@Mail.ru
Советую
Online
  • [Bot]
  • [Yandex]
Сейчас на сайте:
  • 14 гостей
  • 2 роботов
Новые пользователи:
  • Administrator
Всего пользователей: 1
RSS
Подписка на новости
Моностабільний і бістабільні схеми PDF Печать E-mail
Автор: Administrator   
03.01.2017 13:18

Моностабільний і бістабільні схеми

3.1. моностабільний схеми

 

Вихідні стану логічних елементів, розглянутих в гл. 2, зберігають логічні 0 або 1 в залежності від логічних станів на їх входах. При незмінних входах вихідні стану також залишаються постійними. Однак досить часто замість фіксованого логічного стану потрібно короткий імпульс, т. Е. Перехід 0-1-0 або 1-0-1. Схема, яка реалізує цю функцію, має тільки одне стабільне (стійке) стан і називається моностабільний.

Принцип роботи моностабільний схеми досить простий; на виході діє рівень логічного 0 до тих пір, поки на вході запуску не виникає перехід або фронт сигналу. Рівень може змінитися з 0 на 1 (запускає позитивний фронт) або з 1 на 0 (запускає негативний фронт) в залежності від конкретної моностабільний схеми. Відразу ж при сприйнятті запуску вихід схеми переходить в стан логічної 1. Через певний часовий інтервал, який визначається зовнішніми времязадающімі елементами, вихід повертається в стан логічного 0, і схема очікує наступного запуску.

Існує безліч різновидів моностабільний схем; хоча найпростішу з них можна зібрати з логічних елементів і дискретних деталей, краще все-таки застосовувати спеціалізовані мікросхеми. Для початку розглянемо найпростіші моностабільний схеми з інверторами. На рис. 3.1 показана схема простого генератора або формувача негативного імпульсу (1-0-1), що запускається позитивним фронтом.

 

 

Мал. 3.1. Простий моностабільний генератор негативного імпульсу.

 

Для розуміння роботи схеми слід проаналізувати, що відбувається в ній при подачі імпульсу, що запускає.

Скористаємося для цього тимчасової діаграмою, наведеною на рис. 3.2.

 

 

Мал. 3.2. Діаграма сигналів схеми, показаної на рис. 3.1

 

Оскільки до запуску рівень напруги на вході дорівнює нулю, конденсатор С спочатку розряджений. На вході інвертора діє логічний 0, а на його виході є високий рівень (логічна 1). При запуску вхідна напруга швидко змінюється від нуля до +5 В. Цей перепад напруги передається через конденсатор на вхід інвертора. Інвертор сприймає вхід логічного 1, коли вхідний сигнал переходить поріг логічного 1 (приблизно 1,5 В), і його вихід швидко змінює стан з логічної 1 на логічний 0.

Потім конденсатор заряджається через резистор R, і напруга на вході інвертора експоненціально спадає до нуля. Коли вхідна напруга інвертора зменшується нижче порога логічного 0 (також близько 1,5 В), він сприймає вхід як логічний 0, і на його виході встановлюється стан логічної 1.

Часовий інтервал заряду конденсатора залежить від постійної часу RC. Отже, при виборі відповідних значень резистора і конденсатора можна отримати потрібну тривалість вихідного їм пульсу. Відзначимо, однак, що для звичайних ТТЛ-елементів оптимальне значення R становить близько 470 Ом і його не можна ні сильно збільшувати, ні зменшувати. Тому для отримання вихідних імпульсів різної тривалості доводиться варіювати ємність конденсатора С.

Очевидно, для імпульсів великої тривалості потрібно конденсатор великої ємності, зазвичай електролітичний. У схемі бажано застосовувати конденсатори з малим струмом витоку, а якщо необхідно отримати імпульс з точною тривалістю - ще і з малим розкидом. Коли потрібен позитивний імпульс (0-1-0), до виходу підключається другий інвертор (рис. 3.3).

 

 

Мал. 3.3. Простий моностабільний генератор позитивного імпульсу.

 

На рис. 3.4 і 3.5 показано, як отримати позитивний і негативний вихідні імпульси при запуску негативним фронтом. Ці схеми схожі на попередні, але в них вхід інвертора перетворюється на стан логічного 1 за допомогою резисторного подільника. Завдяки делителю на вході інвертора діє постійна напруга приблизно 2,5 В.

Розглянувши найпростіші моностабільний схеми, познайомимося з популярною мікросхемою 74121 чекає мультивібратора або одновибратора. Залежно від конфігурації схеми запуск здійснюється фронтом будь полярності. Мікросхема має два доповнюють виходу Q і Q¯, а тривалість імпульсу визначається зовнішніми резистором і конденсатором.

 

 

Мал. 3.4. Генератор позитивного імпульсу, який запускається спадаючим фронтом.

 

 

Мал. 3.5. Генератор негативного імпульсу, який запускається спадаючим фронтом.

 

Внутрішній устрій мікросхеми представлено на рис. 3.6.

 

 

Мал. 3.6. Внутрішній устрій мікросхеми 74121.

 

Керуючі входи А1, А2 і В визначають три режими запуску:

1) при підключенні А1 або А2 до логічного 0 одновибратор запускається позитивним фронтом сигналу на вході В;

2) якщо А1 і В підключені до логічної 1, одновибратор запускається негативним фронтом сигналу на вході А2;

3) коли А2 і В підключені до логічної 1, запуск здійснюється негативним фронтом сигналу на вході A1.

На відміну від інших мікросхем одновибратор 74121 не допускає повторного запуску (перезапуску) при формуванні їм вихідного імпульсу. Іншими словами, після початку формування вихідного імпульсу наступні сигнали запуску не розпізнаються. Більш того, в звичайних умовах одновибратор до наступного запуску вимагає інтервалу відновлення, рівного тривалості вихідного імпульсу.

 

3.2. розширювачі імпульсів

 

Типове застосування одновибратора пов'язано з розширенням дуже короткого імпульсу. Мікросхема 74121 ідеально підходить для реалізації цієї функції; її можна запустити дуже коротким імпульсом, на який вона реагує формуванням вихідного імпульсу фіксованою тривалості. Єдина умова надійного запуску полягає в тому, щоб тривалість вхідного імпульсу перевищувала 50 нс. Номінал времязадающего резистора повинен знаходитися в діапазоні від 1,5 до 47 кОм. Мінімальна ємність зовнішнього конденсатора становить 10 пкФ, а максимальна обмежується тільки його струмом витоку. При необхідності можна використовувати конденсатор ємністю в сотні микрофарад. Отже, одновибратор забезпечує значно більший діапазон тривалостей вихідних імпульсів, ніж розглянуті вище прості схеми з інверторами. Тривалість вихідного імпульсу мікросхеми 74121 в залежності від R і С можна визначити по номограмі (рис. 3.7.)

 

 

Мал. 3.7. Номограма для розрахунку тривалості імпульсу в мікросхемі 74121. При С = 0,01 мкФ і R = 15 кОм тривалість імпульсу становить 100 мкс.

 

3.3. RS-тригери

 

Рано чи пізно у вас виникає потреба в пристрої, який може зберігати логічне стан (0 або 1) невизначено довго, але, зрозуміло, поки є харчування. Такі пристрої утворюють елементарну різновид пам'яті, а оскільки їх вихід може перебувати в одному з двох стійких станів, їх називають БІСТАБІЛЬНИЙ схемами або тригерами.

Найпростіший тригер реалізується на двох елементах НЕ-І або НЕ-АБО (рис. 3.8).

 

 

Мал. 3.8. Типи RS-тригерів:

а - на елементах НЕ-І; б - на елементах НЕ-АБО

 

Він має два входи установки і скидання і два доповнюють виходу Q і Q¯. Сигнал логічної 1 на вході установки змушує вихід Q перейти (або залишитися) в стані логічної 1, а сигнал логічної 1 на вході скидання змушує вихід Q перейти (або залишитися) в стан логічного 0. У будь-якому випадку тригер залишиться в установленому або скинутому стані до тих пір, поки вхідний сигнал не змінить це його стан.

У найпростіших тригерів, виконаних на елементах НЕ-І або НЕ-АБО, є істотний недолік, який видно з таблиці істинності (табл. 3.1).

 

 

Неможливо передбачити вихідний стан, яке залишиться після подачі логічної 1 на обидва входи одночасно. Отже, необхідні спеціальні заходи, щоб запобігти такій заборонену вхідні комбінацію.

На практиці тригери на елементах НЕ-І та НЕ-АБО зустрічаються рідко, так як існує безліч більш універсальних мікросхем тригерів, поведінка яких повністю передбачувано. Позначення трьох найбільш поширених тригерів RS-, D- і JK-типів показані на рис. 3.9.

 

 

Мал. 3.9. Умовні позначення RS-, D- і JK-тригерів.

 

D-тригер має два основні входи: D (від Delay - затримка або Data - дані) і CLOCK (синхронізація). Вхідні дані (логічний 0 або логічна 1) подаються в тригер так, що його вихідна стан змінюється тільки в ті моменти, коли змінюється стан сигналу синхронізації. Така робота називається синхронізованої. Передбачаються також допоміжні входи (зазвичай з активним низьким рівнем), призначені для прямої установки або скидання тригера. Ці входи називаються (перед) установкою PR і очищенням (скиданням) CLR.

Типове використання D-тригера як однобітних засувки даних показано на рис. 3.10. Робота схеми наочно пояснюється тимчасової діаграмою на рис. 3.11.

 

 

Мал. 3.10. D-тригер як засувка д анних.

 

 

Мал. 3.11. Тимчасова діаграма роботи D-тригера.

 

Як видно з діаграми, стан входу D передається на вихід Q по наростаючому фронті сигналу синхронізації. Спадаючий фронт сигналу синхронізації не робить впливу на вихід Q. Відзначимо, що звичайні D-тригери, наприклад 7474, 74174 і 74175, синхронізуються наростаючим фронтом CLOCK, а JK-тригери - спадаючим фронтом.

 

3.4. JK-тригери

 

JK-тригер має два синхронізуються входу J і K, два прямих входу PR і CLR, вхід синхронізації, а два виходи доповнюють, т. Е. Коли один з них представляє 1, інший представляє 0, і навпаки. Входи PR і CLR активні при низькому рівні, т. Е. Сигнал логічного 0 на вході PR переводить вихід Q в стан логічної 1, а сигнал логічного 0 на вході CLR - в стан логічного 0. Таблиця істинності JK-тригера приведена в табл. 3.2.

 

 

Дії сигналів (перед) установки PR і очищення (скидання) CLR наведені в табл. 3.3

 

 

3.5. Двійкові лічильники / подільники

 

На рис. 3.12 представлений типовий чотирирозрядний двійковий лічильник-дільник на JK-тригерах. Кожен з тригерів ділить частоту навпіл, тому, як видно з тимчасової діаграми на рис. 3.13, частота вихідного сигналу дорівнює 1/16 частоти вхідного сигналу.

 

 

Мал. 3.12. Чотирирозрядний лічильник на JK-тригерах.

 

 

Мал. 3.13. Тимчасова діаграма роботи лічильника, показаного на рис. 3.12.

 

Пошук несправностей в такому делителе зазвичай зводиться до перегляду вихідних сигналів Q кожного розряду за допомогою логічного пробника або осцилографа. Підозрілим виявляється розряд, в якому діє правильно синхронізований вхідний сигнал, а виходвое стан не змінюється. У тригері цього розряду потрібно перевірити логічне стан входів J, K, PR і CLR. Щоб тригер здійснював рахунок, на всіх цих входах повинен бути високий рівень (логічна 1).

 

3.6. регістри зсуву

 

На рис. 3.14 показаний чотирьохрозрядний регістр зсуву, побудований на JK-тригерах. Дані зсуваються з окремого розряду в сусідній праворуч розряд по кожному спадающему фронту синхронізації. За чотири повних такту синхронізація логічна 1 з входу першого розряду передається на вихід Q останнього розряду.

 

 

Мал. 3.14. Чотирирозрядний регістр зсуву на JK.

 

Тимчасова діаграма роботи регістразсуву представлена ​​на рис. 3.15. При її побудові передбачалося, що спочатку регістр скинутий, а логічне стан на вході не змінюється протягом чотирьох тактів синхронізації.

 

 

Мал. 3.15. Тимчасова діаграма роботи регістразсуву, показаного на рис. 3.14 (передбачається, що на вході даних діє сигнал логічної 1).

 

Пошук несправностей в регістрі зсуву виявляється не таким простим, як в довічним лічильнику. Зазвичай перевіряють, що в кожному розряді є синхронізація, і простежують виходи Q кожного розряду. На жаль, така перевірка може дати обескураживающий результат, якщо вхід даних не змінюється. Тому іноді доводиться від'єднувати вхідний ланцюг і перевіряти ефект завантаження в усі розряди логічного 0 (вхід J першоготригера приєднується до землі) і логічної 1 (вхід J першоготригера через резистор 1 кОм приєднується до харчування +5 В).

 

3.7. Логічні пульсатори

 

Виробляти фізичні від'єднання в схемі для зміни логічного стану конкретного вузла і незручно, і довго. Звичайно ж, повинен існувати більш практичний спосіб моментальної зміни стану вузла без втручання паяльником і ризику пошкодження елементів на друкованій платі. Для цього потрібно логічний пульсатор.

Логічний пульсатор - це простий прилад, призначений для введення в перевіряється схему короткого імпульсу (саморобний логічний пульсатор описаний в додатку 2). Тривалість імпульсу встановлюється невеликий для того, щоб не пошкодити ні перевіряється схему, ні сам пульсатор, а полярність імпульсу змінюється за допомогою спеціального перемикача. Імпульс генерується при натисканні відповідної кнопки, вмонтованої в корпус приладу. Нормально зонд пульсатора повинен мати високий опір, щоб не впливати на логічне стан вузла.

Харчування пульсатора, як і логічного пробника, зазвичай береться від перевіряється схеми за допомогою пари скручених проводів, що закінчуються зажимами типу «крокодил». Затискачі зручно підключати до висновків електролітичних розв'язують конденсаторів або до вихідних висновків стабілізатора.

Для ілюстрації прийомів роботи з логічним пульсатором звернемося до схеми двофазного генератора синхронізації з подільником, показаної на рис. 3.16.

 

 

Мал. 3.16. Двофазний дільник частоти синхронізації для мікропроцесора. Логічний пульсатор підключається в точці A, а логічним пробником стосуються точки В.

 

Дільник виконаний на ТТЛ-мікросхемі, що представляє собою здвоєний JK-тригер (див. Її внутрішній устрій на рис. 3.17).

 

 

Мал. 3.17. Внутрішній устрій JК-тригера.

 

Відзначимо, що в цій мікросхемі харчування подається на нестандартні контакти.

Припустимо, що на шині немає обох сигналів синхронізації і модуль від'єднаний від системної синхронізації, яка вважається справною. Подсоединим пульсатор на вхід синхронізації IС2а і одночасно проконтролюємо вихід IС2Ь за допомогою логічного пробника. Для перевірки правильності роботи подільника потрібно кілька разів натиснути на кнопку і спостерігати зміни сигналу на виході приладу. (Відзначимо, що пульсатор «переважує» будь-який логічний вихід мікросхеми IC1.)

Дізнаватися, який конкретно JK-тригер не працює, не має сенсу, так як доведеться замінювати всю мікросхему. Переконавшись у правильній роботі IC2, необхідно перевірити шинні драйвери IС3а і IС3Ь. Для цього потрібно просто перенести логічний пробник на відповідну лінію шини, продовжуючи подавати імпульси на вхід синхронізації першого JK-тригера.

 

Інтегральні схеми

Логічні сімейства

Блоки живлення

Пошук несправностей в блоці живлення

Основні логічні елементи

Схема охоронної сигналізації

Відстеження логічних станів

Моностабільний і бістабільні схеми

Таймери

Пошук несправностей в схемах з таймерами

Мікропроцесори

Мікропроцесорні системи

Пошук несправностей в мікропроцесорах

Практичні схеми ЗУПВ

Пошук несправностей в напівпровідникової пам'яті

Мікросхеми для введення-виведення

Інтерфейси

Мікропроцесорні шини

Довідкові дані по мікросхем

Стабілізований блок живлення

Логічний пробник

Логічний пульсатор

Генератор імпульсів

Тестер цифрових мікросхем

Індикатор струму

Цифровий лічильник-частотомер

Осциллограф

Таблиця позначень основних логічних елементів

Обновлено 03.01.2017 13:55
 
Для тебя
Читай
Товарищи
Друзья